Smartes Routing beschleunigt FFT

8. August 2017, 12:50 Uhr
Carl Ingemarsson, Doktorand an der Linköping University.
 
Carl Ingemarsson, Doktorand an der Linköping University.
 
Forscher der Linköping University in Schweden haben eine Optimierung entwickelt, welche die Verarbeitungsgeschwindigkeit gegenüber den Standard-Algorithmen bei einem FPGA um den Faktor 5 steigern kann.
 
Bei Hochgeschwindigkeits-Echtzeit-Signalverarbeitung kommt sehr oft eine FFT (Fast Fourier Transform) zum Tragen, dessen Algorithmus die spektralen Informationen eines Signals liefern. Eine FFT kann man in Software oder in Hardware realisieren. Für höhere Geschwindigkeit empfiehlt sich die Implementation in spezieller Hardware, da viele Rechenschritte so einfacher parallel ausgeführt werden können.

Die übliche Hardware besteht laut Carl Ingemarsson in aller Regel aus einem FPGA „Normalerweise wählt man dabei einen Algorithmus aus, der die gewünschten Berechnungen durchführen kann, und baut dann daraus die Struktur bzw. die Architektur, indem man die benötigten Blöcke zusammenstellt. Das Ergebnis wird dann auf das FPGA übertragen. Wir haben nun genau hingeschaut, wie die Logik aufgebaut ist und welche Pfade die Signale nehmen sowie was genau im Chip dann konkret passiert. Die Resultate dieser Untersuchung setzten wir dann zur Optimierung der Architektur und dem Mapping auf dem Chip ein.“ Dank dieser Optimierung der Signalpfade im FPLA war es möglich, den Chip mit 450 MHz zu takten, was dem Fünffachen der Standard-FFT-Konfiguration entspricht.

Laut der Pressemeldung plant Carl zusammen mit seiner Frau eine Mikrobrauerei aufzuziehen. Er hofft dann zusammen mit seinen Freunden das Ereignis mit eigenem Bier feiern zu können, wenn seine Doktorarbeit dann abgegeben ist. Wir können ihm und seinen Freunden da nur ein freundliches Prosit! zurufen.
Kommentare werden geladen...
Verwandte Artikel