Update:
Wie schon in der Nachlese im letzten Heft angegeben, ist Pin 5 bei K3 und K4 mit Masse zu verbinden. Ohne diese Verbindungen kann es unter Umständen Probleme mit der Funktion der seriellen Schnittstelle geben (besonders bei Notebooks).
Eine Fehlfunktion des Ethernet-Interfaces wird durch einen Anschlussfehler beim Trafo (TR1) verursacht. Die Anschlüsse 1 und 3 sowie 2 und 4 sind vertauscht worden, weil ursprünglich ein anderer Trafo vorgesehen war. Die Abbildung zeigt den korrigierten Schaltplanausschnitt. Das im Halbleiterheft veröffentlichte Platinenlayout weist diese Fehler ebenfalls auf. Sollten Sie mit diesem Layout bereit seine Platine geätzt haben, müsste diese entsprechend dem hier abgebildeten Platinenausschnitt mit den eingezeichneten Leiterbahnunterbrechungen und Drahtverbindungen korrigiert werden. Die vom Verlag gelieferte Fertigplatine wird korrigiert ausgeliefert. Das Platinenlayout im Downloadverzeichnis des Elektor-Websites (www.elektor.de) ist seit Mitte August korrigiert. Wenn Sie das Layout nach diesem Zeitpunkt heruntergeladen haben, ist es korrekt (im Zweifelsfall bitte überprüfen oder neu herunterladen).