In Ausgabe 05-06/2018 habe ich bereits geschrieben, dass ich programmierbare Logikbausteine wie FPGAs und CPLDs faszinierend finde. In jener Ausgabe hatten wir auch eine CPLD-Platine veröffentlicht, die erste Experimente mit den intelligenten und flexiblen Bausteinen deutlich erleichtert. Leider konnten wir in diesem Artikel nur kurz anreißen, wie die Chips in den einschlägigen Sprachen Verilog und (V)HDL zu programmieren sind...