Auf dem Weg zum einsatzfähigen FPGA ist die Simulation eine wichtige Zwischenstation. Solange die Anwendung aus nur wenigen Gattern besteht, bedarf es normalerweise keines Probelaufs. Doch das ändert sich, wenn die volle Leistung gefordert ist und die Anwendung in einer Hardware Description Language (HDL) geschrieben wird. Zum Testen der Anwendung vor der FPGA-Implementierung bleibt dann nur die Simulation. In diesem Teil des Beitrags zeigen wir, wie die Anwendung aus der letzten Folge simuliert werden kann.